## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-029856

(43) Date of publication of application: 05.02.1993

(51)Int.CI.

H03G 3/10

(21)Application number: 03-203999

(71)Applicant: SHARP CORP

(22)Date of filing:

17.07.1991


(72)Inventor: NOBORI MITSUHIRO

### (54) VARIABLE GAIN AMPLIFIER

## (57)Abstract:

PURPOSE: To improve the linearity of gain as against a control input by connecting variable resisting means consisting of PIN diodes between the both emitter terminals of two transistors in a differential amplifier and controlling the current in proportion to the index of a control input.

constitution: The transistors Q1 and Q1
compressing the differential amplifier are respectively provided with differential input voltages V1 in base terminals and output the differential voltages V2 from between a power source B and a collector terminal. The cathode terminals of the PIN diodes D1 and D2 as the variable resisting means are respectively connected to the emitter terminals of the corresponding transistors Q1 and Q2 and also respective anode terminals are commonly connected to the collector terminal of the transistor D3 as an index converting means. The logarithm(log) of resistance in the PIN diodes D1 and D2 changes in proportion to the voltage Vc of the control input. Thus, gain linearly changes in proportion to the voltage of the control input.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-29856

(43)公開日 平成5年(1993)2月5日

(51)Int.CL<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 G 3/10

B 7239-5 J

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-203999

(22)出願日

平成3年(1991)7月17日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 登 充啓

大阪市阿倍野区長池町22番22号 シャープ

株式会社内


(74)代理人 弁理士 佐野 静夫

### (54) 【発明の名称 】 可変利得増幅器

## (57)【要約】

【目的】 制御入力に対するゲインの直線性を改善した 可変利得増幅器を提供する。

【構成】 差動増幅器を構成する2つのトランジスタの両エミッタ端子間にPINダイオードよりなる可変抵抗手段を接続し、この可変抵抗手段に流れる電流を制御入力の指数に比例するように制御する。



i

【特許請求の範囲】

【請求項1】 制御入力によりゲインが可変できる差動 増幅器を有するものにおいて、

上記作動増幅器を構成する2つのトランジスタの両エミ ッタ端子間にPINダイオードよりなる可変抵抗手段を 接続し、

との可変抵抗手段に流れる電流を制御入力の指数に比例 するように制御するようにして成る可変利得増幅器。

#### 【発明の詳細な説明】

[0001]

 $(\cdot$ 

(

【産業上の利用分野】本発明は可変利得増幅器に関する米

$$f'I = V_1/V_1 = Rc/(re+rs/2) \cdot \cdot \cdot (1)$$
  
 $re = (KT/q)/I_{eo} \cdot \cdot \cdot (2)$ 

K:ボルツマン定数 T:絶対温度 q:電子の電荷 rs:PINダイオードの直列抵抗

【0004】図5は上記PINダイオードDの代表的な 特性を示しており、この図から明らかなようにダイオー ド電流(順電流)が10μΑから3mAに変化すること※

$$20 \cdot \log (V_1/V_1) = \log R c - \log (r e + r s/2)$$
 (dB) · · · (3)

rs≫reの領域ではreは無視できるためdB目盛で のゲインは対数 1 ogr s に対し、直線的に変化すると とになる。

【0006】またPINダイオードの直列抵抗rsは1 0~1KQと100倍以上変化するためゲインの変化幅 は40dBとれることになる。

[0007]

【発明が解決しようとする課題】上記従来例の場合、制★

$$r s = 1^{2} / I F \cdot \tau (\mu e + \mu h) \cdot \cdot \cdot (5)$$

$$l \circ g r s = l \circ g \{1^{2} / \tau (\mu e + \mu h)\} - l \circ g I_{F} \cdot \cdot \cdot (6)$$

1: [層の厚さ て: [層におけるキャリアのライフタ イム

μe:電子のドリフト移動度 μh:正孔のドリフト移 動度

【0009】上記式(3)及び式(6)よりゲインは1 og I, に対し直線的に変化することがわかり、また式 (4)から10gVcに対しゲインが直線的に変化する ことがわかる。

【0010】図6に計算値に基づくダイオード電流 [ , 流I。は制御電圧Vcに比例するため制御電圧Vcに対 してもゲインは同様に変化する。

【0011】この様な特性は用途によっては問題とな る。即ち、このような従来の可変利得増幅器を使ってA GCループを構成した場合、ループゲインが一定でない ため動作が不安定になる。また制御入力にD/Aコンパ ータの出力を供給する場合、1 ビット当りのゲインの変 化幅が大きく変化して所定の分解能を得るためには必要 以上のビット数を使用するという不都合を生じる。

[0012]

\*ものである。

[0002]

【従来の技術】図4は従来の可変利得増幅器を示してい る。との図において、差動増幅器を構成しているトラン ジスタQ、Q、の両エミッタ端子間に可変抵抗手段とし てのPINダイオードDが直流阻止コンデンサCを通し て接続されている。

【0003】PINダイオードDはこれに流れる電流に より高周波抵抗が変化する。又、差動増幅器のゲインは 10 差動入力電圧をV1、差動出力電圧をV2とすると、次式

で表わされる。

※によって直列抵抗が1ΚΩから10Ωまで変化してい る。またreはエミッタ電流Izoによって決まり、例え 

【0005】ゲインを1og目盛(dB単位)で計算す ると次式のようになる。

★御入力をV c とするとP I NダイオードDに流れる電流 I,は次式で表わされる。

 $I_F = (Vc - 0.7) / (R_{11} + R_{12}) \cdot \cdot \cdot (4)$ 従って、PINダイオードの電流I,は制御電圧Vcに 比例して変化する。

【0008】一方、PINダイオードの直列抵抗 r s は 次式で表わされる。

【課題を解決するための手段】本発明は上記従来の可変 利得増幅器の欠点に鑑みて発明されたものであり、差動 増幅器を構成する2つのトランジスタの両エミッタ端子 間に可変抵抗手段(PINダイオード)を接続し、この 可変抵抗手段に流れる電流を制御入力の指数に比例する ように制御する可変利得増幅器を提供するものである。 [0013]

【作用】従って、本発明によれば2つのトランジスタの 両エミッタ端子間の抵抗の対数は制御入力に比例して変 に対するゲインの変化を示している。このダイオード電 40 化することになり、これによりゲインは制御入力の電圧 に比例して直線的に変化する。

[0014]

【実施例】以下、本発明の一実施例を図1を参照して詳 細に説明する。尚、との図において従来と同一部分につ いては同一符号を付している。符号Q、Q、は差動増幅 器を構成するトランジスタにして、夫々ベース端子に差 動入力電圧V,を設けると共に電源+Bとコレクタ端子 間より差動出力電圧V、を出力するようになっている。

【0015】D<sub>1</sub>, D<sub>2</sub>は可変抵抗手段としてのPINダ 50 イオードであり、夫々カソード端子を対応するトランジ

3

スタQ<sub>1</sub>, Q<sub>1</sub>のエミッタ端子に接続されると共に各アノード端子を指数変換手段としてのトランジスタQ<sub>1</sub>のコレクタ端子に共通して接続されている。

【0016】とのトランジスタQ,はエミッタ端子が接地され、ベース端子に制御入力Vcが入力されるようになっている。

 $\{0017\}$ 上述のような構成において、トランジスタ Q,のコレクタ電流 Ic は次式で表わされ、電圧 $V_{ax}$ の指数に比例する。

 Ic=Is·exp(V<sub>sz</sub>·q/KT)···(7)

 K:ボルツマン定数 T:絶対温度 q:電子の電荷

 Is:飽和電流

【0018】従って上記本発明によれば2つのトランジスタ $Q_1$ 、 $Q_1$ の両エミッタ端子間の可変抵抗手段としてのPINダイオード $D_1$ 、 $D_2$ の抵抗の対数10g( $r_{11}$ )は制御入力の電圧Vcに比例して変化することになる。また、これによりゲインは制御入力に比例して変化する。

【0019】上記図1の実施例の回路では上記式(7)\*

 $I_{c_3} = I_{c_4} \in Xp \{ (V_{s_{c_3}} - V_{s_{c_4}}) / (KT/q) \} \cdot \cdot \cdot (7)$ 

で表わされる。

[0023]また、トランジスタQ。はオペアンプA。により抵抗R<sub>3</sub>、 $V_{12}$ で決まる一定電流である。

【0024】更に制御入力Vcによりトランジスタ

Q」, Q4のVse3-Vse4が次式

 $V_{BE3} - V_{BE4} = -R_2 / R_1 (V c - V_{E1})$ 

により設定される。

【0025】従って、 $V_{c} = V_{c}$  のとき、 $V_{bc}$   $-V_{bc}$  = 0、 $I_{c}$  =  $I_{c}$  となり、温度の影響がキャンセルされる。上記図1及び図2に示した本発明はかかる可変利得 30 増幅器の制御入力に対するゲインの変化を図3に示すが、図6に示した従来のものに比べ、直線性が大幅に改善されたととが判る。

[0026]

【発明の効果】本発明は上述のように構成されるものであるから、制御入力に対してゲインの直線性が改善され※

\*からも判るようにトランジスタQ,のコレクタ電流 I c は温度によっても変化するがこの温度による影響を軽減 するのが図2に示す実施例である。

【0020】この実施例では、上記指数変換手段としてのトランジスタQ,のベース端子に制御入力Vcを

(-)極に受ける第1のオペアンプA<sub>1</sub>の出力端子が接続されると共にエミッタ端子にトランジスタQ<sub>1</sub>に対応して設けられたトランジスタQ<sub>4</sub>のエミッタ端子が接続されている。また、これら両エミッタ端子には第2のオペアンプA<sub>1</sub>の出力端子が接続されている。

【0021】 この第2のオペアンプ $A_1$ の(-) 及び(+) 極は共に電池 $V_{\epsilon 1}$ ,  $V_{\epsilon 1}$ に接続されると共に、更に(-) 極はトランジスタ $Q_{\epsilon}$ のコレクタ端子に接続されている。また、上記第1のオペアンプ $A_1$ の(+) 極は電池 $V_{\epsilon 1}$ 及びトランジスタ $Q_{\epsilon}$ のベース端子に接続されている。

【0022】かかる実施例において、トランジスタQ, のコレクタ電流Ic,は次式

※た可変利得増幅器を提供することができる。

【図面の簡単な説明】

【図1】 本発明に係る可変利得増幅器の一実施例を示す電気回路図。

【図2】 本発明に係る可変利得増幅器の他の実施例を示す電気回路図。

【図3】 本発明に係る可変利得増幅器にて得られる制御入力とゲインの関係を示す線図。

【図4】 従来の可変利得増幅器を示す電気回路図。

【図5】 PINダイオードの特性を示す線図。

【図6】 ダイオード電流とゲインの関係を示す線図。 【符号の説明】

Q1. Q. 差動増幅器を構成するトランジスタ

Q, 指数変換手段としてのトランジスタ

D<sub>1</sub>, D<sub>2</sub> 可変抵抗手段としてのPINダイオード

Vc 制御入力

[図5]

